Family list
1 family member for:
JP5094150
Derived from 1 application.

1 TFT DRIVEN THIN FILM EL ELEMENT Publication info: JP5094150 A - 1993-04-16

Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

# TFT DRIVEN THIN FILM EL ELEMENT

Patent number:

JP5094150

**Publication date:** 

1993-04-16

Inventor:

KYOZUKA SHINYA

**Applicant:** 

**FUJI XEROX CO LTD** 

Classification:

- international:

G09G3/30; H05B33/08

- european:

Application number:

JP19910226348 19910813

Priority number(s):


JP19910226348 19910813

Report a data error here

## Abstract of JP5094150

PURPOSE:To obtain an active matrix panel whose TFT characteristic is stable for providing the driving circuit of a thin film EL element which suppresses a luminance variance in a panel surface, enhances the display quality, and also, can cope with a large screen display. CONSTITUTION:In the TFT driving EL element having the light emission control thin film transistor(TFT) 22 of a thin film electroluminescence element, a signal holding capacitor Cs 23 connected to the gate electrode of the TFT 22, and a TFT 21 for writing data to the Cs 23, an element 26 whose resistance drops by receiving a light emission of the EL element is connected in series to the Cs 23, and by allowing a current lpd to flow to the Cs 23, the drop of a gate voltage Vg2 of the TFT 22 caused by fieldthrough and a field loop is compensated.

Data supplied from the esp@cenet database - Worldwide



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-94150

(43)公開日 平成5年(1993)4月16日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G 0 9 G 3/30 H 0 5 B 33/08 Z 8621-5G 8815-3K

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-226348

(22)出願日

平成3年(1991)8月13日

(71)出願人 000005496

富士ゼロツクス株式会社

東京都港区赤坂三丁目3番5号

(72)発明者 経塚 信也

神奈川県海老名市本郷2274番地 富士ゼロ

ツクス株式会社海老名事業所内


(74)代理人 弁理士 住吉 多喜男 (外2名)

### (54) 【発明の名称】 TFT駆動薄膜EL素子

## (57) 【要約】

【目的】 パネル面内の輝度ばらつきを抑え、表示品質を高めるとともに、大画面表示に対応できる薄膜EL素子の駆動回路を提供するTFT特性の安定したアクティブマトリクスパネルを得る。

【構成】 薄膜エレクトロルミネッセンス素子(Cel)の発光制御用薄膜トランジスタ(TFT Q2)と、TFT Q2のゲート電極に接続された信号保持用キャパシタ(Cs)と、Csへのデータ書き込み用のTFT Q1を有したTFT駆動EL素子において、EL素子の発光を受光することによって、その抵抗が低下する素子(PD)をCs直列に接続しCsに電流(Ipd)を流して、TFT Q2のゲート電圧(Vg2)のフィールドスルーおよびドループによる低下を補償した。



1

#### 【特許請求の範囲】

【請求項1】 薄膜エレクトロルミネッセンス(EL)素 子と前記EL素子の発光制御用の薄膜トランジスタ(以 後TFTという)と前配発光制御用のTFTのゲート電 極に接続された信号保持用のキャパシタと前記キャパシ タへのデータ書き込み用のTFTを有したTFT駆動薄 膜EL素子において、前記EL素子の発光を受光するこ とによって、その抵抗が低下する素子の一端を前記信号 保持用のキャパシタのデータ書込み側に直列に接続し、 他端を前記キャパシタを充電する電源に接続したことを 10 特徴とするTFT駆動薄膜EL素子。

### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、フラットパネルディス プレイおよび光プリンタヘッドなどに用いる薄膜エレク トロルミネッセンス(EL)素子に関するものである。 [0002]

【従来の技術】薄膜ELパネルの駆動方法として、従来 の単純マトリクス方式にかわり、各EL素子を薄膜トラ ンジスタ(TFT)で制御する、いわゆるアクティブマ 20 レーム周波数、trはデータ書き込み時間である。)、 トリクス方式が検討されている。アクティブマトリクス 方式では、クロストークがない、フレーム周波数と独立 にEL素子を駆動できるため高輝度が得られる、外部制 御用ICに低耐圧のICが使えてコストがさがる等の利 点をもつ。

【0003】従来のEL素子をTFTによって駆動する 方式としては図5に示す方法(たとえば特開昭60-2 16388号公報)が提案されており、その構成と動作 は以下の通りである。データ書き込み用TFT21のド レーンDにはデータ電圧Vdataが、ゲートGにはスキャ 30 ン電圧Vscanがそれぞれ供給され、ソースSには信号保 持用キャパシタ23とEL発光制御用TFT22のゲー トが接続されている。TFT22にはEL素子24と電 源25が直列に接続されて閉回路を構成している。EL 素子の発光制御用TFT22が〇N状態(低抵抗)の時 は、EL素子24には電源25の電圧が印加され発光す る。TFT22がOFF状態(高抵抗)の時は、EL素 子には電圧が印加されず発光しない。TFT22のゲー トに接続された信号保持用キャパシタ23の電位をデー 夕書き込み用TFT21によって制御して、TFT22 40 のON、OFFの制御を行っている。

【0004】駆動波形は図6のようになり、データ書き 込み用TFT21のデータラインVdataにデータ電圧V di を印加し、スキャン電圧Vscanにゲート電圧Vgi を印 加すると信号保持用キャパシタ23はTFT21のオン 電流によって充電され、発光制御用TFT22のゲート 電圧Vgz はハイ (VH) となって、TFT22がON状 態となりEL素子が発光する。スキャン電圧Vscanを 0 にするとゲート電圧 Vg はフィールドスルーにより AV can=0)後もゲート電圧Vg2はTFT21のオフ電流 (ドループ) によって、次のデータが書き込まれるまで 徐々に低下していく(△VD)。データ電圧VdataをO とし、スキャン電圧Vscanにゲート電圧Vgiを印加する と信号保持用キャパシタに蓄えられた電荷は放電されゲ

ート電圧Vg2が0となるので、TFT22はOFF状態 となりEL素子は発光しなくなる。

【0005】ところで、TFT22のゲート電圧Vgzに 対するELの発光輝度Lの変化は図7のようになり、ゲ ート電圧Vg2がVthからしは急峻に立上り、ゲート電圧 Vg2 がVsat以降は輝度は一定となるから、全画素で均 一な発光を得るためには、次のデータが書き込まれるま でのゲート電圧Vg2の電圧降下に対して、

 $Vg_2 = VH - (\triangle VF + \triangle VD) > Vsat$ の関係が必要となる。図8に示すように、△VFはTF T21のゲート・ソースのオーバーラップ容量Cgs1と 信号保持用キャパシタ23の容量比によって決まり、△ VDはTFT21のOFF電流 Loffi と信号保持用キャ パシタの大きさによって決定されるが(ここに、Fはフ TFT21のゲート・ソースのオーバーラップ容量Cgs 1、TFT21のOFF電流 I offi によって△VF、△V Dを小さくするにはプロセス技術、TFTの性能の飛躍 的な向上が必要であり、さらに Ioff はTFT21の素 子特性だけでなくTFT21のデータ電圧VdataとTF T22のゲート電圧Vg2の電位差にも依存するので、各 画素に対してドループによる電圧低下△VDを一定とす ることはできない。そこで、従来は信号保持用キャパシ タを十分大きくすることにより、1フレームの間

 $Vg_2 = VH - (\triangle VF + \triangle VD) > Vsat$ の関係が成り立つようにしていた。

[0006]

【発明が解決しようとする課題】ところで、 △VF、 △ VDを小さくするために、信号保持用キャパシタ23の 容量を大きくした場合、信号保持用キャパシタの面積が 大きくなり、パネルの開口率が低下してしまい、EL素 子に対して高輝度が要求されるようになる。また、信号 保持用キャパシタの容量を大きくすると充電、放電のた めの書き込み時間を長くしなくてはならず、画素数が増 加した場合には、この方法では対応できない、という問 題があった。この発明の目的は、パネル面内の輝度ばら つきを抑え、表示品質を高めるとともに、大画面表示に 対応できる薄膜EL素子の駆動回路を提供することにあ

[0007]

【課題を解決するための手段】薄膜EL素子の発光制御 用の薄膜トランジスタ(TFT)22のゲートに接続さ れた信号保持用のキャパシタ23に、前記EL素子の発 光によって、その抵抗が低下する光可変抵抗素子26の F低下する。TFT21がOFFとなった(Vdata=Vs 50 一端を前記信号保持用のキャパシタのデータ書込み側に

3

直列に接続し、他端を前記キャパシタを充電する電源に 接続する。

[0008]

[0009]

【作用】本発明のTFT駆動EL素子においては、フィードスルー、ドループによってEL発光制御用TFTのゲート電圧Vgzが低下しても、EL素子の発光により光可変抵抗26を介して信号保持用キャパシタ23が、再び充電されるため、ゲート電圧Vgzの低下が抑制されパネル面上の輝度ばらつきが抑えられる。また、信号保持用キャパシタを小さくすることで、データの書き込み時 10間を短縮できるのでパネルの大画面化にも対応できる。

【実施例】本発明によるTFT駆動EL素子の1画素分の等価回路を図1に、構造断面図を図2に示す。本発明にあっては図5に示される従来の回路のEL発光制御用TFT22のゲートに逆パイアス(VPD=VII)されたフォトダイオード26が接続されている。

【0010】このTFT駆動薄膜EL素子は以下のよう にして作成される。無アルカリガラス基板1 (例えばコ ーニング7059)上にTFTのゲート電極2及びフォ トダイオードの下部電極2としてクロム (Cr) を50 0 Aスパッタ法により着膜し、フォトエッチングによっ て所定のパターンに加工する。次にプラズマCVD法に よってゲート絶縁膜3の窒化珪素(SiNx)を3000 A、活性層4の真性アモルファスシリコン(i-a-Si) を500Å、保護層5のSiNxを1500Å連続着膜す る。保護層5のSiNxをパターニングした後、オーミッ クコンタクト層6としてプラズマCVD法によって高不 純物濃度n型アモルファスシリコンを1000Å、パリ アメタル層7のCrをスパッタ法により1500 A着膜 30 する。パリアメタル層7のCr、オーミックコンタクト 層6の高不純物濃度n型アモルファスシリコン、活性層 4のi-a-Si、ゲート絶縁膜3のSiNxと順次パターニ ングしていく。次にフォトダイオードの半導体層8にa-SiをプラズマCVD法により10000人着膜し、パ ターニングを行う。フォトダイオード26の上部電極9 及びEL素子の下部電極9として酸化インジウム錫(I TO) を1500Aスパッタ法で着膜し、パターニング を行う。これで、ITO/a-Si/Crのショットキーダ イオード26が作成される。次にELの下部絶縁層10 としてSiNxをスパッタ法により2500A着膜、パタ ーニングを行う。ELの発光層11として2nS:Mnを EB蒸着法により5000A着膜、パターニングを行 う。ELの上部絶縁層12として、再びSiNxをスパッ 夕法により2500A着膜しパターニングを行う。最後 にTFTのソース・ドレーン電極13、ELの上部電極 13としてアルミニウム (AI) を10000Aスパッ 夕法で着膜し、パターニングを行う。この時フォトダイ オードにEL索子からの発光以外の光が入射しないよう

しておく。このようにして作成を完了する。尚、TFT のチャネル幅(W)及びチャネル長(L)はW/L=6  $4\,\mu$ m/16 $\mu$ mとし、フォトダイオードのサイズは受 光部は $5\,0\,\mu$ m× $5\,0\,\mu$ m、電極面積としては $5\,0\,\mu$ m× $8\,0\,\mu$ mとした。

【0011】上記のようにして作成したTFT21及びフォトダイオードの特性について、以下に述べる。TFT21のドレーン-ソース間に10V印加し(Vds=10V)、ゲート-ソース間を流れる電流(Ids)の変化を図3に示す。ゲートードレーン電圧Vgsが0Vのときゲート-ソース電流Idsは1/10<sup>10</sup>A(=Ioff)であり、ゲートードレーン電圧Vgsが10Vではゲートーソース電流Idsは1/10<sup>5</sup>A(=Ion)で、いわゆるON/OFF比としては5桁得られている。フォトダイオード26に関しては、逆パイアス電圧を10V印加した場合で、フォトダイオードを流れる電流Ipdは1/10<sup>13</sup>A(暗電流Id)、明状態(波長550nm、1001x照射時)でフォトダイオード電流Ipdは1/10<sup>9</sup>A(明電流Ip)といった特性が得られている。

【0012】本発明によるTFT駆動EL素子の駆動波 形は図4のようになる。TFT21のドレーンDの印加 電圧VdataをVdiに、ゲートGの印加電圧VscanをVgi にすると、信号保持用キャパシタ23には電荷が蓄えら れTFT22のゲート電圧Vg2はVEとなり、TFT2 2がON状態となりEL素子が発光する。この光によっ てフォトダイオード26に明電流 I pが流れる。TFT 21をオフ(Vscan=0)にするとVg2はフィードスル ーにより△VF低下するが、この時、Vg2 - △VF>Vsa tであれば、ELの輝度は変化しないので、フォトダイ オードには明電流 I pが流れつづけている。TFT21 がOFFとなった後は、TFT21のオフ電流 Loffi と 明電流Ipの差分によって信号保持用キャパシタは放電 /充電される。今、明電流がオフ電流より大きい(Ip > Loffi )から、信号保持用キャパシタは明電流によっ て徐々に充電されていくことになり、時間の経過ととも にVg2は上昇することになり(max. VPD=VE)、Vg2 <Vsatとはならず、常に一定の輝度が保たれる。Vdat aを0としVscanをVg1にすると信号保持用キャパシタ に替えられた電荷はなくなり、Vgiは0となる。TFT 22はOFF状態となりEL素子の発光は停止し、フォ トダイオードを流れる電流も明電流Ipから暗電流Idへ と減少する。非発光時にも、信号保持用キャパシタは暗 電流 I dによって充電されるが、暗電流 I dはオフ電流 I offi に比べて十分低く、1フレームの間でVg2はVthま で達しないので、EL素子は発光しない。尚、フォトダ イオードの逆パイアス電圧は | VPD | > | Vsat | であ ればよい。

オードにEL素子からの発光以外の光が入射しないよう 【0013】尚、本実施例では、TFTにa-SiTFTに、フォトダイオードの周囲に遮光用のパターンを形成 50 を使用しているが、これに限るものではなくpoly-SiT

FT、CdSeTFTなども適用できる。光可変抵抗素子 として、ショットキータイプのフォトダイオードをもち いているが、PINフォトダイオードやa-Si、a-Seな どの感光体を利用したギャップ型光センサでも良い。

[0014]【発明の効果】TFT21のドループによる電圧降下△ VDをフォトダイオードを介して補償することによって ゲート電圧Vg.を一定に保つことができるので、EL素 子の輝度の低下がなく、高品質な画像表示が得られる。 た、EL素子が一旦発光すれば発光は維持されるので、

信号の書き込み時間を短くできる。従って、画素数が多 い場合に対応できる。信号書き込み用のTFTの性能に 対するマージンが広くなる。例えば、CdSeTFTのよ うにOFF電流の高いTFTでも使用できる。

【0015】また、本発明はパネルに限らず、EL素子 の発光をTFTで制御する素子、例えば光ブリンタヘッ ドなどにも適用できる。その場合、ドループによるEL 素子の輝度の低下がないから、印字品質が向上するとと ッドの面積を小さくでき、印字の密度を上げることがで きるばかりでなく、コストを低減できる。

#### 【図面の簡単な説明】

【図1】本発明によるTFT駆動EL素子の等価回路図

【図2】本発明の実施例の構造の断面図

【図3】TFT(21)のVgs-Ids特性図およびフォ

トダイオードのV-I特性図

【図4】本発明における駆動波形を示す図

【図5】従来のTFT駆動EL素子の等価回路図

【図6】従来例における駆動波形を示す図


【図7】 TFTのゲート電圧とEL素子の輝度特性図

【図8】EL制御用TFTのゲート電圧のフィールドス ルー、ドループによる降下の式

#### 【符号の説明】


1 ガラス基板、2 TFTゲート電極及びフォトダイ 信号保持用キャパシタ23を小さくする事ができ、ま 10 オード下部電極 (Cr)、3 ゲート絶縁膜 (SiN x)、4 TFT活性層(i-a-Si)、5 TFT保護層 (SiNx)、6 高不純物濃度n型アモルファスシリコ ン、7 パリアメタル (Cr)、8 フォトダイオード (a-Si)、9 上部電極及びEL下部電極(フォトダ イオードITO)、10 EL下部絶縁層(SiNx)、 11 EL発光装置 (ZnS:Mn)、12 EL上部絶 緑層 (SiNx)、13 TFTソース・ドレーン電極及 びEL上部電極(AI)、21 データ書き込み用TF T、22 EL駆動制御用TFT、23 信号保持用キ もに、信号保持用キャパシタが小さいので、プリンタへ 20 ャパシタ、24 EL素子、25 電源電圧、26 フ ォトダイオード、Vg. TFT22のゲート電圧、Vda ta TFT21のデータ電圧、VscanTFT21のスキ ャン電圧、 
ΔVF フィールドスルーによる電圧降下、 △VD ドループによる電圧降下、Vth EL素子が発 光し始めるTFT22のゲート電圧、Vsat EL素子 の発光輝度が飽和し始めるTFT22のゲート電圧


> [図1] 【図2】



[図4] [図5] [図7] VSCAN Leat Log∟ Yth Vsat Vg2[V]


【図3】






W/L=64/16µm

受光面積 :50µm x50µm





[図8]

$$\Delta V_{D} = \frac{1}{Cs} \int_{0}^{\frac{1}{2}-tr} lottd\tau \quad lott = f(V_{DATA} - Vg2)$$

$$V_{H} = \frac{1}{Cs} \int_{0}^{1f} t \text{ ond } f = f(VDATA - Vg2)$$

THIS PAGE BLANK (USPTO)